IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Akio SUGI, et al.

Serial No.: 10/720,738

Filed: November 24, 2003

Group Art Unit:

Examiner:

For: SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE DEVICE

I hereby certify that this paper is being deposited with the United States Postal Service as first class mail in an envelope addressed to: Commissioner for Patents, P.O. Box 1450, Alexandria, VA 22313-1450 on:

ate: ____ OZ

Marc A Poss

CLAIM FOR PRIORITY

*Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

The benefit of the filing dates of the following prior foreign applications filed in the following country is hereby requested for the above-identified application and the priority provided in 35 U.S.C. § 119 is hereby claimed:

JAPAN 2002-340186

November 22, 2002;

JAPAN 2003-176327

June 20, 2003

In support of this claim, certified copies of said original foreign applications are filed herewith. It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. 119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of this document.

Respectfully submitted,

Date

Attorney Docket: FUJI:280

02/13/04

Marc A. Rossi

Registration No. 31,923

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2003年 6月20日

出 願 番 号 Application Number:

特願2003-176327

[ST. 10/C]:

[J P 2 0 0 3 - 1 7 6 3 2 7]

出 願 人
Applicant(s):

富士電機デバイステクノロジー株式会社

2004年 2月 2日

特許庁長官 Commissioner, Japan Patent Office 今井康



1/

【書類名】

特許願

【整理番号】

03P00207

【提出日】

平成15年 6月20日

【あて先】

· 特許庁長官殿

【国際特許分類】

H01L 29/78

【発明者】

【住所又は居所】 神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内

【氏名】

杉 祥夫

【発明者】

【住所又は居所】

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内

【氏名】

藤島 直人

【発明者】

【住所又は居所】

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内.

【氏名】

北村 睦美

【発明者】

【住所又は居所】

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式

会社内

【氏名】

田淵 勝也

【特許出願人】

【識別番号】

000005234

【氏名又は名称】

富士電機株式会社

【代理人】

【識別番号】

100104190

【弁理士】

【氏名又は名称】 酒井 昭徳

【先の出願に基づく優先権主張】

【出願番号】

特願2002-340186

【出願日】

平成14年11月22日

【手数料の表示】

【予納台帳番号】

041759

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】(

0008358

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

【特許請求の範囲】

【請求項1】 半導体基板に設けられたトレンチ、半導体素子として電流を駆動する活性領域における前記トレンチの底部に形成された第1の拡散領域、および前記トレンチの外側の基板表面領域に形成された第2の拡散領域を具備し、前記第1の拡散領域と前記第2の拡散領域との間で電流が流れる半導体装置において、

前記トレンチは、前記活性領域に形成された第1のトレンチと、前記第1のトレンチと交差しメッシュパターンを形成する第2のトレンチとを有し、

エッチングされずに残った島状の非トレンチエッチング領域は、前記メッシュパターンのトレンチにつながる1以上の第3のトレンチにより、複数の小領域に分割されており、

前記第2の拡散領域と、前記第2の拡散領域に電気的に接続する電極とを接続するためのコンタクト部が、当該非トレンチエッチング領域内の全小領域にまたがるように配置されていることを特徴とする半導体装置。

【請求項2】 前記第3のトレンチは、前記第1のトレンチに対して平行であることを特徴とする請求項1に記載の半導体装置。

【請求項3】 前記第3のトレンチは、前記第2のトレンチに対して平行であることを特徴とする請求項1に記載の半導体装置。

【請求項4】 前記第3のトレンチは、前記第1のトレンチおよび前記第2のトレンチの両方に対して斜めであることを特徴とする請求項1に記載の半導体装置。

【請求項5】 前記第3のトレンチは、前記第1のトレンチに対して平行、前記第2のトレンチに対して平行、前記第1のトレンチおよび前記第2のトレンチの両方に対して斜め、のいずれか2つ、または3つの組み合わせであることを特徴とする請求項1に記載の半導体装置。

【請求項6】 半導体基板に設けられたトレンチ、トランジスタとして電流 を駆動する活性領域における前記トレンチの底部に形成された第1の拡散領域、 前記トレンチの外側の基板表面領域に形成された第2の拡散領域、前記トレンチに沿って前記トレンチの内側に形成されたゲート絶縁膜、前記ゲート絶縁膜の内側に形成された第1の導電体、前記活性領域における前記第1の導電体の内側に層間絶縁膜を介して形成され、かつ前記第1の拡散領域に電気的に接続する第2の導電体、層間絶縁膜を貫通して前記第2の拡散領域に電気的に接続する第1の電極、および層間絶縁膜を貫通して前記第2の導電体に電気的に接続する第2の電極を具備するトレンチ横型トランジスタよりなる半導体装置において、

前記トレンチは、前記活性領域に形成された第1のトレンチと、前記第1のトレンチと交差しメッシュパターンを形成する第2のトレンチとを有し、

エッチングされずに残った島状の非トレンチエッチング領域は、前記メッシュパターンのトレンチにつながる1以上の第3のトレンチにより、複数の小領域に分割されており、

前記第2の拡散領域と前記第1の電極とを接続するためのコンタクト部が、当該非トレンチエッチング領域内の全小領域にまたがるように配置されていることを特徴とする半導体装置。

【請求項7】 前記第3のトレンチは、前記第1のトレンチに対して平行であることを特徴とする請求項6に記載の半導体装置。

【請求項8】 前記第3のトレンチは、前記第2のトレンチに対して平行であることを特徴とする請求項6に記載の半導体装置。

【請求項9】 前記第3のトレンチは、前記第1のトレンチおよび前記第2のトレンチの両方に対して斜めであることを特徴とする請求項6に記載の半導体装置。

【請求項10】 前記第3のトレンチは、前記第1のトレンチに対して平行、前記第2のトレンチに対して平行、前記第1のトレンチおよび前記第2のトレンチの両方に対して斜め、のいずれか2つ、または3つの組み合わせであることを特徴とする請求項6に記載の半導体装置。

【請求項11】 前記第2の拡散領域はドレイン領域であり、前記第1の拡 散領域はソース領域であることを特徴とする請求項 $6 \sim 10$ のいずれか一つに記 載の半導体装置。

3/

【請求項12】 前記第2の拡散領域はソース領域であり、前記第1の拡散領域はドレイン領域であることを特徴とする請求項 $6\sim10$ のいずれか一つに記載の半導体装置。

【請求項13】 前記第3のトレンチ内は前記ゲート絶縁膜を介して前記第 1の導電体により埋められており、当該第3のトレンチ内の第1の導電体と前記 第1の電極とは、層間絶縁膜により絶縁されていることを特徴とする請求項11 または12に記載の半導体装置。

【請求項14】 前記第1のトレンチの側部の一部に沿って、前記ゲート絶縁膜よりも厚い層間絶縁膜が設けられていることを特徴とする請求項 $6\sim13$ のいずれか一つに記載の半導体装置。

【請求項15】 半導体基板に設けられたトレンチ、半導体素子として電流を駆動する活性領域における前記トレンチの底部に形成された第1の拡散領域、および前記トレンチの外側の基板表面領域に形成された第2の拡散領域を具備し、前記第1の拡散領域と前記第2の拡散領域との間で電流が流れる半導体装置において、

前記トレンチは、前記活性領域に形成された第1のトレンチと、前記第1のトレンチと交差しメッシュパターンを形成する第2のトレンチとを有し、

前記第1の拡散領域は、前記第1のトレンチの底部および前記第2のトレンチの底部に形成されていることを特徴とする半導体装置。

【請求項16】 前記第2のトレンチの幅は、前記第1のトレンチの幅より も狭いことを特徴とする請求項15に記載の半導体装置。

【請求項17】 前記第2の拡散領域はドレイン領域であり、前記第1の拡 散領域はソース領域であり、前記第1のトレンチおよび前記第2のトレンチの内 側には絶縁膜を介して第1の導電体が形成されており、前記第1のトレンチ内の 前記第1の導電体の内側にはさらに層間絶縁膜を介して、前記第1の拡散領域に 電気的に接続する第2の導電体が形成されていることを特徴とする請求項15ま たは16に記載の半導体装置。

【請求項18】 前記第2の拡散領域はソース領域であり、前記第1の拡散 領域はドレイン領域であり、前記第1のトレンチおよび前記第2のトレンチの内 側には絶縁膜を介して第1の導電体が形成されており、前記第1のトレンチ内の前記第1の導電体の内側にはさらに層間絶縁膜を介して、前記第1の拡散領域に電気的に接続する第2の導電体が形成されていることを特徴とする請求項15または16に記載の半導体装置。

【請求項19】 前記第1のトレンチの側部、および前記第2のトレンチの側部もしくは底部に、前記第1のトレンチおよび前記第2のトレンチ内の前記絶縁膜よりも厚い層間絶縁膜がさらに設けられていることを特徴とする請求項17または18に記載の半導体装置。

【請求項20】 半導体素子として電流を駆動する活性領域に形成された第1のトレンチ、前記第1のトレンチと交差しメッシュパターンを形成する第2のトレンチ、前記第1のトレンチの底部および前記第2のトレンチの底部に形成された第1の拡散領域、および前記トレンチの外側の基板表面領域に形成された第2の拡散領域を具備し、前記第1の拡散領域と前記第2の拡散領域との間で電流が流れる半導体装置を製造するにあたって、

前記半導体基板に前記第1のトレンチおよび前記第2のトレンチを形成する工程と、

前記第1のトレンチの底部および前記第2のトレンチの底部に前記第1の拡散 領域を形成する工程と、

前記第1のトレンチおよび前記第2のトレンチを埋める工程と、

半導体基板の表面領域に前記第2の拡散領域を形成する工程と、

を順におこなうことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

 $[0\ 0\ 0\ 1\]$

【発明の属する技術分野】

本発明は、半導体装置およびその製造方法に関し、特に半導体基板に形成されたトレンチを利用した絶縁ゲート型のパワー半導体素子を含む半導体装置および その製造方法に関する。

[00002]

【従来の技術】

近年、CMOSプロセスをベースにした高性能横型パワーMOSFETの開発が活発におこなわれている。特に、最近では、従来のプレーナ型の横型パワーMOSFETと比較して、さらなる低オン抵抗化と、パワーICに集積する際の高集積化が可能なトレンチ横型パワーMOSFET(以下、TLPMとする)が注目されている(たとえば、特許文献1、特許文献2参照。)。

[0003]

本発明者らは、TLPMの平面レイアウトに関して、トレンチ領域をメッシュ 状に形成し、トレンチエッチングされない領域が島状に残るメッシュパターンに ついて先に出願し、出願公開されている(たとえば、特許文献3参照。)。図1 26は、この先願発明の中で開示されているメッシュ状トレンチパターンの基本 パターンを示す図である。

[0004]

図126において、ハッチングで示した領域がトレンチエッチング領域1であり、非トレンチエッチング領域2は島状に残る領域である。また、符号3および符号4はそれぞれドレインコンタクトおよびドレイン電極であり、符号5および符号6はそれぞれソースコンタクトおよびソース電極である。トレンチエッチング領域1のうちソース電極6が形成される非トレンチエッチング領域2間(Wt)を活性領域とする。

[0005]

トレンチエッチング領域1には、ゲート絶縁膜、ゲートポリシリコンが形成され、活性領域にはさらに、たとえばソースポリシリコンなどが形成される。トレンチ底部には、たとえばソース領域、ベース領域およびボディ領域などが形成される。非トレンチエッチング領域2には、たとえばドレイン領域および拡張ドレイン領域などが形成される(図12および図13参照)。

[0006]

ところで、一般にMOSFETにおいて単位面積当たりのオン抵抗が低い方が望ましいが、この単位面積当たりのオン抵抗を決める重要なパラメータとして単位面積当たりのチャネル幅(以下、チャネル密度とする)がある。チャネル幅をWchとし、素子面積をAで表すと、チャネル密度Pの値は、つぎの(1)式で

与えられる。トランジスタの高集積化をおこない、単位面積当たりの電流駆動能力を高めるためにはチャネル密度Pの値が大きい方がよい。

$$P = W c h / A \cdot \cdot \cdot (1)$$

[0008]

説明の便宜上、図126において、非トレンチエッチング領域2を長方形STUVとする。長方形STUVに関し、この長方形STUVのドレイン電極4またはソース電極6の長手方向に対して平行な方向(以下、縦方向とする)の辺の長さ、および縦方向に垂直な方向(以下、横方向とする)の辺の長さを、それぞれStおよびLtとする。また、縦方向に隣り合う非トレンチエッチング領域2間の距離をWgとし、横方向に隣り合う非トレンチエッチング領域2間の距離をWgとし、横方向に隣り合う非トレンチエッチング領域2間の距離をWtとする。

また、縦方向に隣り合うトレンチ(トレンチ自体は横方向に伸びる)の各中心線と、横方向に隣り合うトレンチ(トレンチ自体は縦方向に伸びる)の各中心線とが交差してできる長方形をEFGHとする。長方形EFGHの面積Aは、つぎの(2)式で表される。

$$[0\ 0\ 1\ 0]$$

$$A = (W t / 2 + L t + W t / 2) \times (W g / 2 + S t + W g / 2)$$

$$= (W t + L t) \times (W g + S t) \cdot \cdot \cdot (2)$$

 $[0\ 0\ 1\ 1]$

図126に示すメッシュパターンでは、チャネルは非トレンチエッチング領域2のまわりに形成されるので、各長方形EFGH内におけるチャネル幅Wchは、つぎの(3)式で表される。したがって、チャネル密度Pは、前記(1)式、上記(2)式および(3)式より、つぎの(4)式で与えられる。

$$[0\ 0\ 1\ 2]$$

$$Wch = 2 (Lt + St) \cdot \cdot \cdot (3)$$

$$P = 2 (L t + S t) / A$$

$$= 2 (L t + S t) / \{ (W t + L t) \times (W g + S t) \} \cdot \cdot \cdot (4)$$

[0013]

上述したメッシュ状のトレンチパターンは、従来のストライプ状のトレンチパターンよりもチャネル密度Pの値が大きくなる。すなわち、図127に示すストライプパターンにおいて、横方向に伸びるトレンチは存在しないが、長方形EFGHを図126と同じように設定すると、各長方形EFGH内のチャネル幅Wchは、つぎの(5)式で表される。したがって、チャネル密度Pは、つぎの(6)式で与えられる。

$[0\ 0\ 1\ 4]$

W c h = 2 (W g + S t) $\cdot \cdot \cdot \cdot (5)$ P = 2 (W g + S t) / | (W t + L t) × (W g + S t) | = 2 / (W t + L t) $\cdot \cdot \cdot (6)$

ここで、図126および図127より明らかなように、(Lt+St)の値は(Wg+St)の値よりも大きくなるので、上記(6)式と前記(4)との比較より、メッシュパターンの方がストライプパターンよりもチャネル密度Pが大きくなることが分かる。したがって、メッシュパターンのTLPMでは、微細化により、ストライプパターンのTLPMよりもチャネル密度Pを増大させることができるので、単位面積当たりのオン抵抗を低減させることができる。

$[0\ 0\ 1\ 6]$

【特許文献1】

特開2002-184980号公報

【特許文献2】

特開2002-270831号公報

【特許文献3】

特開2002-353447号公報

[0017]

【発明が解決しようとする課題】

しかしながら、メッシュパターンのTLPMを微細化しようとすると、前記Ltおよび前記Stの寸法を小さくする、すなわち非トレンチエッチング領域2を

小さくする必要がある。そうすると、図126に示すメッシュパターンでは、非トレンチエッチング領域2内にドレインコンタクト3が納まるレイアウトであるため、ドレインコンタクト3が小さくなってしまう。

[0018]

それによって、コンタクト抵抗が増大し、チャネル密度Pの増大分に見合うだけのオン抵抗の低減効果が得られないという問題点がある。また、コンタクトホールの開口不良による導通不良が起こりやすくなるという問題点もある。

[0019]

また、ソース領域が、活性領域のトレンチ底部にのみ存在し、トレンチエッチング領域1内のゲートポリシリコンを基板表面に引き出すための領域(ゲート領域)には設けられていないため、ゲート領域のトレンチ側への電流の回り込みが不十分である。そのため、メッシュ状トレンチパターンによりチャネル密度Pが増大しても、そのチャネル密度Pの増大による低オン抵抗化の効果が十分に発揮されないおそれがある。

[0020]

これらの問題点はいずれも、トレンチエッチング領域1内にドレインポリシリコンを形成し、トレンチ底部にドレイン領域を形成するタイプのTLPMにおいても同様である。

[0021]

本発明は、上記問題点に鑑みてなされたものであって、オン抵抗を低減することが可能なTLPM等の半導体装置およびその製造方法を提供することを目的とする。

[0022]

【課題を解決するための手段】

上記目的を達成するため、本発明にかかる半導体装置は、半導体基板に設けられたトレンチ、半導体素子として電流を駆動する活性領域における前記トレンチの底部に形成された第1の拡散領域、および前記トレンチの外側の基板表面領域に形成された第2の拡散領域を具備し、前記第1の拡散領域と前記第2の拡散領域との間で電流が流れる半導体装置において、前記トレンチは、前記活性領域に

9/

形成された第1のトレンチと、前記第1のトレンチと交差しメッシュパターンを 形成する第2のトレンチとを有し、エッチングされずに残った島状の非トレンチ エッチング領域は、前記メッシュパターンのトレンチにつながる1以上の第3の トレンチにより、複数の小領域に分割されており、前記第2の拡散領域と、前記 第2の拡散領域に電気的に接続する電極とを接続するためのコンタクト部が、当 該非トレンチエッチング領域内の全小領域にまたがるように配置されていること を特徴とする。

[0023]

この発明によれば、非トレンチエッチング領域において第2の拡散領域と電極とを接続するためのコンタクト部は、非トレンチエッチング領域を第3のトレンチにより小領域に分割しない場合のコンタクト部と同じ大きさになる。

[0024]

また、上記目的を達成するため、本発明にかかる半導体装置は、半導体基板に設けられたトレンチ、そのトレンチのうち、トランジスタとして電流を駆動する活性領域における第1のトレンチの底部に形成されたソース領域(またはドレイン領域)、トレンチの外側の基板表面領域に形成されたドレイン領域(またはソース領域)、トレンチの内側にゲート絶縁膜を介して形成されたゲートポリシリコン、活性領域におけるゲートポリシリコンの内側に層間絶縁膜を介して形成され、かつソース領域(またはドレイン領域)に電気的に接続するソースポリシリコン(またはドレインポリシリコン)、層間絶縁膜を貫通してドレイン領域(またはソース領域)に電気的に接続するドレイン電極(またはソース電極)、および層間絶縁膜を貫通してソースポリシリコン(またはドレインポリシリコン)に電気的に接続するソース電極(またはドレイン電極)を具備するトレンチ横型トランジスタにおいて、以下のことを特徴とする。

[0025]

すなわち、トレンチは、活性領域に形成された第1のトレンチと、第1のトレンチと交差しメッシュパターンを形成する第2のトレンチとを有する。また、エッチングされずに残った島状の非トレンチエッチング領域は、メッシュパターンのトレンチにつながる1以上の第3のトレンチにより、複数の小領域に分割され

ている。また、ドレイン領域(またはソース領域)とドレイン電極(またはソース電極)とを接続するためのコンタクト部が、当該非トレンチエッチング領域内 の全小領域にまたがるように配置される。

[0026]

この発明によれば、非トレンチエッチング領域においてドレイン領域(またはソース領域)とドレイン電極(またはソース電極)とを接続するためのコンタクト部は、非トレンチエッチング領域を第3のトレンチにより小領域に分割しない場合のコンタクト部と同じ大きさになる。

[0027]

また、上記目的を達成するため、本発明にかかる半導体装置は、半導体基板に設けられたトレンチ、半導体素子として電流を駆動する活性領域における前記トレンチの底部に形成された第1の拡散領域、および前記トレンチの外側の基板表面領域に形成された第2の拡散領域を具備し、前記第1の拡散領域と前記第2の拡散領域との間で電流が流れる半導体装置において、前記トレンチは、前記活性領域に形成された第1のトレンチと、前記第1のトレンチと交差しメッシュパターンを形成する第2のトレンチとを有し、前記第1の拡散領域は、前記第1のトレンチの底部および前記第2のトレンチの底部に形成されていることを特徴とする。

[0028]

この発明によれば、第1の拡散領域が、活性領域のトレンチ底部だけでなく、 活性領域のトレンチに交差する第2のトレンチの底部にも存在するので、第2の トレンチ側への電流の回り込み量が増大する。

[0029]

また、上記目的を達成するため、本発明にかかる半導体装置の製造方法は、半導体素子として電流を駆動する活性領域に形成された第1のトレンチ、前記第1のトレンチと交差しメッシュパターンを形成する第2のトレンチ、前記第1のトレンチの底部および前記第2のトレンチの底部に形成された第1の拡散領域、および前記トレンチの外側の基板表面領域に形成された第2の拡散領域を具備し、前記第1の拡散領域と前記第2の拡散領域との間で電流が流れる半導体装置を製

造するにあたって、前記半導体基板に前記第1のトレンチおよび前記第2のトレンチを形成する工程と、前記第1のトレンチの底部および前記第2のトレンチの底部に前記第1の拡散領域を形成する工程と、前記第1のトレンチおよび前記第2のトレンチを埋める工程と、半導体基板の表面領域に前記第2の拡散領域を形成する工程と、を順におこなうことを特徴とする。

[0030]

この発明によれば、第1の拡散領域が、活性領域のトレンチ底部だけでなく、 活性領域のトレンチに交差する第2のトレンチの底部にも形成される。

[0031]

【発明の実施の形態】

以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。なお 、以下の各実施の形態において、図126に示す基本パターンと同じ構成につい ては、同一の符号を付し、重複する説明を省略する。

$[0\ 0\ 3\ 2]$

実施の形態 1.

0

図1は、本発明の実施の形態1にかかる半導体装置のトレンチパターンの平面 レイアウトを示す図である。図1に示すように、実施の形態1は、図126に示 すメッシュ状トレンチパターンの基本パターンにおいて、各非トレンチエッチン グ領域2を横切る第3のトレンチ7を、活性領域に形成された第1のトレンチ8 の長手方向に平行で、かつゲート領域に形成された第2のトレンチ9につながる ように設けたものである。ここで、第2のトレンチ9が設けられた領域を第1の ゲート領域とし、第3のトレンチ7が設けられた領域を第2のゲート領域とする

[0033]

図1において、第1のトレンチ8および第2のトレンチ9は、それぞれ、ハッチングを付したトレンチエッチング領域1の中央十字状の縦方向および横方向に伸びる部分である。したがって、実施の形態1では、第3のトレンチ7は縦方向に伸びている。

[0034]

図1に示すように、非トレンチエッチング領域2は、その平面形状を特に限定しないが、たとえば長方形の島状の平面形状を成している。そして、各非トレンチエッチング領域2は、第3のトレンチ7により2つの小領域に分割されている。このような平面レイアウト形状は、トレンチエッチングのマスク酸化膜を、当該レイアウト形状に対応したパターンに残すことにより形成される。

[0035]

各非トレンチエッチング領域2において、非トレンチエッチング領域2と、その上に設けられるドレイン電極(またはソース電極)となる第1の電極14とを電気的に接続するコンタクト部13は、非トレンチエッチング領域2の2つの小領域にまたがって形成される。また、ソース電極(またはドレイン電極)となる第2の電極16に対するコンタクト部15は、第1のトレンチ8上に形成される

[0036]

ここで、図126に示すレイアウトと同様に、非トレンチエッチング領域2を 長方形STUVとし、その縦の長さおよび横の長さをそれぞれStおよびLtと する。上述したように、非トレンチエッチング領域2に対するコンタクト部13 を、第3のトレンチ7をまたいで非トレンチエッチング領域2の2つの小領域に 接触させるので、StおよびLtの寸法は、図126に示すレイアウトにおける 寸法と同じでよい。

$[0\ 0\ 3\ 7]$

また、長方形STUVを囲むトレンチの中心線よりなる長方形をEFGHとする。また、第1のトレンチ8および第2のトレンチ9の幅をそれぞれW t および W g とし、それぞれ図1 2 6 に示すレイアウトにおける寸法と同じとする。したがって、長方形EFGHの面積 A は前記(2)式で表される。また、第3のトレンチ7の幅をW s とする。

[0038]

図1に示すレイアウトでは、各長方形EFGH内におけるチャネル幅Wchは、その長方形EFGH内の非トレンチエッチング領域2が第1のトレンチ8、第2のトレンチ9および第3のトレンチ7に接する部分の長さであるから、つぎの

(7) 式で表される。また、チャネル密度 P は、前記(1)式および(7)式より、つぎの(8)式で与えられる。

W c h = 2 (L t -W s + 2 S t)
$$\cdot \cdot \cdot \cdot$$
 (7)
P = 2 (L t -W s + 2 S t) /A
= 2 {L t + S t + (S t -W s)} /A $\cdot \cdot \cdot \cdot \cdot$ (8)

ここで、微細化により、WsをStよりも狭くする。そうすれば、上記(8) 式と前記(4) 式との比較より明らかなように、上記(8) 式より得られるチャネル密度Pは、前記(4) 式より得られるチャネル密度Pよりも大きくなる。つまり、実施の形態1のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度Pが大きくなる。

$[0\ 0\ 4\ 1]$

なお、各長方形STUV内に第3のトレンチ7が複数設けられていてもよい。この場合、非トレンチエッチング領域2に対するコンタクト部13は、各非トレンチエッチング領域2において、非トレンチエッチング領域2の、複数の第3のトレンチ7により分割されるすべての小領域にまたがって形成される。つまり、このコンタクト部13は、各非トレンチエッチング領域2において、分割されたすべての小領域に接触する。

[0042]

各長方形STUV内の第3のトレンチ7の数をn(ただし、nは自然数)とする。この場合、各長方形EFGH内におけるチャネル幅W c h およびチャネル密度P は、それぞれ、つぎの(9)式および(10)式で与えられる。

W c h = 2 {L t - nWs + (n+1) S t}
$$\cdot \cdot \cdot \cdot (9)$$

P = 2 {L t - nWs + (n+1) S t} /A
= 2 {L t + S t + n (S t - Ws)} /A $\cdot \cdot \cdot (10)$

微細化により、WsをStよりも狭くすると、上記(10)式と前記(4)式

との比較より明らかなように、上記(10)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。また、各長方形STUV内の第3のトレンチ7の数nが増えるほど、チャネル密度Pが大きくなる

[0045]

なお、図1に示すように、すべての非トレンチエッチング領域2において、第 3のトレンチ7の数が同じであってもよいし、特に図示しないが、個々の非トレンチエッチング領域2において、第3のトレンチ7の数が異なっていてもよい。

$[0\ 0\ 4\ 6]$

つぎに、本発明にかかるトレンチパターンを有するTLPMの断面構造について説明する。なお、図12~図23に示すTLPMの断面構造は、実施の形態1~11において共通である。

[0047]

(第1の例)

図12~図14は、トレンチ底部にソース領域が存在する1段トレンチ構造の TLPMの断面構造を示す図である。図12は、図1の切断線A-A'で示す活 性領域における断面図である。図12に示すように、活性領域では、p-半導体 基板21に形成された第1のトレンチ8内には、ゲート絶縁膜22を介して、第 1の導電体であるゲートポリシリコン23が形成されている。そして、その内側 は、層間絶縁膜24を介して、第2の導電体であるソースポリシリコン25によ り埋められている。

[0048]

第2の電極16であるソース電極は、層間絶縁膜26を貫通するコンタクト部(ソースコンタクト)15を介して、ソースポリシリコン25に電気的に接続している。また、第1のトレンチ8の底部には、第1の拡散領域であるn+ソース領域27が設けられている。ソースポリシリコン25は、ゲート絶縁膜22を貫通して、n+ソース領域27に接触している。

[0049]

第1のトレンチ8の外側はn-ドレイン領域28であり、その表面層には、第

2の拡散領域である n+ドレイン領域 2 9が、第1のトレンチ 8 から離れて形成されている。第1の電極 1 4 であるドレイン電極は、層間絶縁膜 2 6 およびマスク酸化膜 3 0 を貫通するコンタクト部(ドレインコンタクト) 1 3 を介して、 n+ドレイン領域 2 9 に電気的に接続している。また、第1のトレンチ 8 の底部には、 Pベース領域 3 1 および p -ボディ領域 3 2 が設けられている。

[0050]

図13は、図1の切断線B-B'で示す第1のゲート領域における断面図である。図13に示すように、第1のゲート領域では、p-半導体基板21に形成された第2のトレンチ9内は、ゲート絶縁膜22を介して、ゲートポリシリコン23により埋められている。第2のトレンチ9の外側はn-ドレイン領域28であり、その表面層には、n+ドレイン領域29が、第2のトレンチ9から離れて形成されている。第1の電極(ドレイン電極)14は、コンタクト部13を介して、n+ドレイン領域29に電気的に接続している。また、第2のトレンチ9の底部には、p-ボディ領域32が設けられている。

[0051]

図14は、図1の切断線C-C'で示す第2のゲート領域における断面図である。図14に示すように、第2のゲート領域では、p-半導体基板21に形成された第3のトレンチ7内は、ゲート絶縁膜22を介して、ゲートポリシリコン23により埋められている。第3のトレンチ7の外側はn-ドレイン領域28であり、その表面層には、n+ドレイン領域29が、第3のトレンチ7に接して形成されている。

[0052]

第1の電極(ドレイン電極) 14は、コンタクト部 13を介して、第3のトレンチ7の両側のn+ドレイン領域 29 に電気的に接続している。すなわち、コンタクト部 13 は、第3のトレンチ7を挟む両外側のn+ドレイン領域 29 にまたがって形成されている。ただし、コンタクト部 13 は、層間絶縁膜 24 により、ゲートポリシリコン 23 から絶縁されている。また、第3のトレンチ7の底部には、p-ボディ領域 32 が設けられている。

[0053]

図12~図14に示す断面構成を有するTLPMの製造プロセスについて簡単に説明する。まず、p-半導体基板21にn-ドレイン領域28を形成し、その表面に、本発明にかかるメッシュ状トレンチパターンのマスク酸化膜30を形成する。マスク酸化膜30をマスクとして、トレンチエッチングをおこない、第1~第3のトレンチ8,9,7を形成する。ついで、第1~第3のトレンチ8,9,7内にゲート絶縁膜22を形成し、ゲートポリシリコン23を形成する。また、Pベース領域31、p-ボディ領域32およびn+ソース領域27を形成し、層間絶縁膜24を堆積する。

[0054]

ついで、第1のトレンチ8の底部にコンタクトホールを開口し、第1のトレンチ8内にソースポリシリコン25を形成する。そして、層間絶縁膜26を堆積し、層間絶縁膜26およびマスク酸化膜30を貫通するコンタクトホールを開口し、イオン注入および拡散処理によりn+ドレイン領域29を形成する。最後に、メタル配線層の積層およびパターニングにより、コンタクト部13,15、第1の電極(ドレイン電極)14および第2の電極(ソース電極)16を形成し、図12~図14に示す断面構成が完成する。

[0055]

(第2の例)

図15~図17は、トレンチ底部にドレイン領域が存在する1段トレンチ構造のTLPMの断面構造を示す図である。図15は、図1の切断線A-A'で示す活性領域における断面図である。図15に示すように、活性領域では、p-半導体基板21に形成された第1のトレンチ8内には、外側から順に、ゲート絶縁膜22、ゲートポリシリコン23および層間絶縁膜24が形成されており、その中央部は、第2の導電体であるドレインポリシリコン35により埋められている。

[0056]

第2の電極16であるドレイン電極は、層間絶縁膜26を貫通するコンタクト部(ドレインコンタクト)15を介して、ドレインポリシリコン35に電気的に接続している。また、第1のトレンチ8の底部には、第1の拡散領域であるn+ドレイン領域29およびn-ドレイン領域28が設けられている。ドレインポリ

シリコン35は、ゲート絶縁膜22を貫通して、n+ドレイン領域29に接触している。

[0057]

第1のトレンチ8の外側には、Pベース領域31、第2の拡散領域であるn+ソース領域27、およびp+プラグ領域36が形成されている。第1の電極14であるソース電極は、層間絶縁膜26およびマスク酸化膜30を貫通するコンタクト部(ソースコンタクト)13を介して、n+ソース領域27およびp+プラグ領域36に電気的に接続している。

[0058]

図16は、図1の切断線B-B'で示す第1のゲート領域における断面図である。図16に示すように、第1のゲート領域では、p-半導体基板21に形成された第2のトレンチ9内は、ゲート絶縁膜22を介して、ゲートポリシリコン23により埋められている。第2のトレンチ9の外側には、Pベース領域31、n+ソース領域27およびp+プラグ領域36が形成されている。第1の電極(ソース電極)14は、コンタクト部13を介して、n+ソース領域27およびp+プラグ領域36に電気的に接続している。また、第2のトレンチ9の底部には、n-ドレイン領域28が設けられている。

[0059]

図17は、図1の切断線C-C'で示す第2のゲート領域における断面図である。図17に示すように、第2のゲート領域では、p-半導体基板21に形成された第3のトレンチ7内は、ゲート絶縁膜22を介して、ゲートポリシリコン23により埋められている。第3のトレンチ7の外側には、Pベース領域31、n+ソース領域27およびp+プラグ領域36が形成されている。

$[0\ 0\ 6\ 0]$

第1の電極(ソース電極) 1 4 は、コンタクト部 1 3 を介して、第 3 のトレンチ 7 の両側の n+ソース領域 2 7 および p+プラグ領域 3 6 に電気的に接続している。すなわち、コンタクト部 1 3 は、第 3 のトレンチ 7 を挟む両外側の n+ソース領域 2 7 および p+プラグ領域 3 6 にまたがって形成されている。ただし、コンタクト部 1 3 は、層間絶縁膜 2 4 により、ゲートポリシリコン 2 3 から絶縁さ

れている。また、第3のトレンチ7の底部には、n-ドレイン領域28が設けられている。

[0061]

図15~図17に示す断面構成を有するTLPMの製造プロセスについて簡単に説明する。まず、p-半導体基板21の表面に、本発明にかかるメッシュ状トレンチパターンのマスク酸化膜30を形成し、これをマスクとしてトレンチエッチングをおこない、第1~第3のトレンチ8,9,7を形成する。ついで、n-ドレイン領域28を形成した後、第1~第3のトレンチ8,9,7内にゲート絶縁膜22を形成し、ゲートポリシリコン23を形成する。そして、層間絶縁膜24を堆積する。

$[0\ 0\ 6\ 2]$

ついで、第1のトレンチ8の底部にコンタクトホールを開口し、第1のトレンチ8内にドレインポリシリコン35を形成する。そして、Pベース領域31、n+ソース領域27およびp+プラグ領域36を形成し、層間絶縁膜26を堆積する。ついで、層間絶縁膜26およびマスク酸化膜30を貫通するコンタクトホールを開口し、メタル配線層の積層およびパターニングにより、コンタクト部13,15、第1の電極(ソース電極)14および第2の電極(ドレイン電極)16を形成し、図15~図17に示す断面構成が完成する。

[0063]

(第3の例)

図18~図20は、トレンチ底部にソース領域が存在する2段トレンチ構造の TLPMの断面構造を示す図である。図18、図19および図20は、それぞれ、図1の切断線A-A'で示す活性領域、図1の切断線B-B'で示す第1のゲート領域、および図1の切断線C-C'で示す第2のゲート領域における断面図である。

$[0\ 0\ 6\ 4]$

図18~図20に示すように、この第3の例は、上述したTLPMの第1の例において、第1~第3のトレンチ8,9,7の側壁の上半部に沿って、ゲート絶縁膜22よりも厚い層間絶縁膜41を設けたものである。また、第3の例では、

p-ボディ領域32が設けられていない。その他の構成は第1の例と同じであるので、同一の符号を付して説明を省略する。

[0065]

図18~図20に示す断面構成を有するTLPMの製造プロセスについて簡単に説明する。まず、p-半導体基板21にn-ドレイン領域28を形成し、その表面に、本発明にかかるメッシュ状トレンチパターンのマスク酸化膜30を形成する。マスク酸化膜30をマスクとして1段目のトレンチエッチングをおこない、第1~第3のトレンチ8,9,7を形成する。ついで、第1~第3のトレンチ8,9,7の側壁に沿って厚い層間絶縁膜41を形成し、これをマスクとしてトレンチ底部に2段目のトレンチエッチングをおこなう。ついで、ゲート絶縁膜22を形成する。これ以降は、第1の例と同じである。

[0066]

(第4の例)

図21~図23は、トレンチ底部にドレイン領域が存在する2段トレンチ構造のTLPMの断面構造を示す図である。図21、図22および図23は、それぞれ、図1の切断線A-A,で示す活性領域、図1の切断線B-B,で示す第1のゲート領域、および図1の切断線C-C,で示す第2のゲート領域における断面図である。

[0067]

図21~図23に示すように、この第4の例は、上述したTLPMの第2の例において、第1のトレンチ8の下半部から底部にかけて、また、第2および第3のトレンチ9,7の底部に、ゲート絶縁膜22よりも厚い層間絶縁膜41を設けたものである。また、第4の例では、基板表面にも厚い層間絶縁膜41が存在する。その他の構成は第2の例と同じであるので、同一の符号を付して説明を省略する。

[0068]

図21~図23に示す断面構成を有するTLPMの製造プロセスについて簡単に説明する。まず、p-半導体基板21の表面に、本発明にかかるメッシュ状トレンチパターンのマスク酸化膜30を形成し、これをマスクとして1段目のトレ

ンチエッチングをおこない、第1~第3のトレンチ8,9,7を形成する。ついで、トレンチ側壁を窒化膜で被覆し、これをマスクとしてトレンチ底部に2段目のトレンチエッチングをおこなう。そして、n⁻ドレイン領域28を形成した後、厚い層間絶縁膜41を形成し、窒化膜を除去する。ついで、第1~第3のトレンチ8,9,7内にゲート絶縁膜22を形成する。これ以降は、第2の例と同じである。

[0069]

実施の形態 2.

図2は、本発明の実施の形態2にかかる半導体装置のトレンチパターンの平面 レイアウトを示す図である。図2に示すように、実施の形態2は、図126に示 すメッシュ状トレンチパターンの基本パターンにおいて、第3のトレンチ7を、 第2のトレンチ9の長手方向に平行で、かつ第1のトレンチ8につながるように 設けたものである。

[0070]

すなわち、実施の形態2では、第3のトレンチ7は横方向に伸びており、各非トレンチエッチング領域2を2つの小領域に分割している。各非トレンチエッチング領域2において、非トレンチエッチング領域2に対するコンタクト部13は、それぞれの2つの小領域にまたがって形成される。

[0071]

ここで、長方形STUVおよび長方形EFGHを、図126に示すレイアウトと同様に定義し、St、Lt、WtおよびWgを、それぞれ図126に示すレイアウトにおける寸法と同じとする。また、第3のトレンチ7の幅をWsとする。図2に示すレイアウトでは、各長方形EFGH内におけるチャネル幅Wchは、つぎの(11)式で表される。また、チャネル密度Pは、つぎの(12)式で与えられる。

Wch=2 (2Lt-Ws+St) · · · (11) P=2 (2Lt-Ws+St) /A =2 {Lt+St+(Lt-Ws)} /A · · · (12)

[0073]

微細化により、WsをLtよりも狭くすることにより、上記(12)式と前記(4)式との比較より明らかなように、上記(12)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。つまり、実施の形態2のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度Pが大きくなる。

[0074]

なお、各長方形STUV内に第3のトレンチ7が複数設けられていてもよい。 この場合、各非トレンチエッチング領域2において、非トレンチエッチング領域 2に対するコンタクト部 13は、非トレンチエッチング領域2の、複数の第3の トレンチ7により分割されたすべての小領域に接触する。

[0075]

各長方形STUV内の第3のトレンチ7の数をm(ただし、mは自然数)とすると、各長方形EFGH内におけるチャネル幅W c h およびチャネル密度P は、それぞれ、つぎの(13)式および(14)式で与えられる。

[0076]

W c h = 2 { (m+1) L t - mW s + S t } $\cdot \cdot \cdot \cdot (13)$ P = 2 | (m+1) L t - mW s + S t | /A = 2 | L t + S t + m (L t - W s) | /A $\cdot \cdot \cdot \cdot (14)$

[0077]

微細化により、WsをLtよりも狭くすると、上記(14)式と前記(4)式との比較より明らかなように、上記(14)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。また、各長方形STUV内の第3のトレンチ7の数mが増えるほど、チャネル密度Pが大きくなる

[0078]

なお、個々の非トレンチエッチング領域2において、第3のトレンチ7の数が 異なっていてもよい。また、第3のトレンチ7が第2のトレンチ9の長手方向に 平行になっている非トレンチエッチング領域2と、実施の形態1のように、第3 のトレンチ7が第1のトレンチ8の長手方向に平行になっている非トレンチエッチング領域2とが混在していてもよい。

[0079]

実施の形態3.

図3は、本発明の実施の形態3にかかる半導体装置のトレンチパターンの平面 レイアウトを示す図である。図3に示すように、実施の形態3は、実施の形態1 と実施の形態2を組み合わせたものである。すなわち、第3のトレンチ7は、図 126に示すメッシュ状トレンチパターンの基本パターンにおいて、第1のトレンチ8の長手方向に平行な部分と、第2のトレンチ9の長手方向に平行な部分と からなる十字状を成す。

[0080]

したがって、実施の形態3では、各非トレンチエッチング領域2は4つの小領域に分割されている。各非トレンチエッチング領域2において、非トレンチエッチング領域2に対するコンタクト部13は、それぞれの4つの小領域にまたがって形成される。図3に示すレイアウトでは、各長方形EFGH内におけるチャネル幅Wchおよびチャネル密度Pは、それぞれ、つぎの(15)式および(16)式で与えられる。

[0081]

$$Wch = 4 + (Lt - Ws) + (St - Ws) + \cdots (15)$$

$$P = 4 + (Lt - Ws) + (St - Ws) + /A$$

$$= 4 + (Lt + St - 2Ws) / A$$

$$= 2 + (Lt + St) + (Lt + St - 4Ws) + /A + \cdots (16)$$

$$[0082]$$

微細化により、4Wsが(Lt+St)よりも小さくなるようにWsを設定することにより、上記(16)式と前記(4)式との比較より明らかなように、上記(16)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。つまり、実施の形態3のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度Pが大きくなる。

[0083]

なお、第3のトレンチ7は、第1のトレンチ8の長手方向に平行な部分が複数 設けられた構成であってもよいし、第2のトレンチ9の長手方向に平行な部分が 複数設けられた構成であってもよいし、その両方であってもよい。また、個々の 非トレンチエッチング領域2において、第3のトレンチ7の、第1のトレンチ8 の長手方向に平行な部分の数や第2のトレンチ9の長手方向に平行な部分の数が 異なっていてもよい。

[0084]

実施の形態4.

図4は、本発明の実施の形態4にかかる半導体装置のトレンチパターンの平面 レイアウトを示す図である。図4に示すように、実施の形態4は、図126に示 すメッシュ状トレンチパターンの基本パターンにおいて、第3のトレンチ7を、 第1のトレンチ8および第2のトレンチ9の両方に対して斜め方向に伸びるよう に設けたものである。

[0085]

図4に示す例では、各非トレンチエッチング領域2において、第3のトレンチ7は中央線(図示せず)が、非トレンチエッチング領域2の対角線TVに一致するように形成している。実施の形態4では、各非トレンチエッチング領域2は2つの小領域に分割されている。各非トレンチエッチング領域2において、非トレンチエッチング領域2に対するコンタクト部13は、それぞれの2つの小領域にまたがって形成される。

[0086]

ここで、長方形STUVおよび長方形EFGHを、図126に示すレイアウトと同様に定義し、St、Lt、WtおよびWgを、それぞれ図126に示すレイアウトにおける寸法と同じとする。また、第3のトレンチ7の幅をWsとする。図4に示すレイアウトでは、各長方形EFGH内におけるチャネル幅Wchおよびチャネル密度Pは、それぞれ、つぎの(17)式および(18)式で与えられる。

[0087]

【数1】

Wch =
$$2\left(Lt + St + \sqrt{Lt^2 + St^2}\right) \cdot \left\{1 - \left(\frac{Ws}{2St}\right) \cdot \frac{\sqrt{Lt^2 + St^2}}{Lt}\right\}$$
 ... (17)

【数2】

$$P = \frac{2\left(Lt + St + \sqrt{Lt^2 + St^2}\right)}{A} \bullet \left\{1 - \left(\frac{Ws}{2St}\right) \bullet \frac{\sqrt{Lt^2 + St^2}}{Lt}\right\} \qquad \cdots (18)$$

[0088]

ここで、Wsを、次式を満たすように設定する。

[0089]

【数3】

$$Ws < \left(Lt + St - \sqrt{Lt^2 + St^2}\right)$$

[0090]

それによって、上記(18)式と前記(4)式との比較より明らかなように、上記(18)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。つまり、実施の形態4のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度Pが大きくなる。

[0091]

なお、第3のトレンチ7の中央線が、非トレンチエッチング領域2の対角線SUに一致する構成であってもよい。また、第3のトレンチ7の中央線が対角線TVに一致している非トレンチエッチング領域2と、第3のトレンチ7の中央線が対角線SUに一致している非トレンチエッチング領域2とが混在していてもよい。また、第3のトレンチ7が斜め方向に伸びていれば、非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、各非トレンチエッチング領域2に斜めの第3のトレンチ7が複数設けられていてもよいし、個々の非トレンチエッチング領域2において、第3のトレンチ7の数が異なっていてもよい。

[0092]

実施の形態5.

図5は、本発明の実施の形態5にかかる半導体装置のトレンチパターンの平面 レイアウトを示す図である。図5に示すように、実施の形態5は、図126に示 すメッシュ状トレンチパターンの基本パターンにおいて、第3のトレンチ7を、 その中央線が非トレンチエッチング領域2の対角線TVに一致する部分と対角線 SUに一致する部分とからなるX字状を成すように設けたものである。

[0093]

したがって、各非トレンチエッチング領域2は4つの小領域に分割されている 。各非トレンチエッチング領域2において、非トレンチエッチング領域2に対す るコンタクト部13は、それぞれの4つの小領域にまたがって形成される。

ここで、長方形STUVおよび長方形EFGHを、図126に示すレイアウトと同様に定義し、St、Lt、WtおよびWgを、それぞれ図126に示すレイアウトにおける寸法と同じとする。また、第3のトレンチ7の幅をWsとする。図5に示すレイアウトでは、各長方形EFGH内におけるチャネル幅Wchおよびチャネル密度Pは、それぞれ、つぎの(19)式および(20)式で与えられる。

[0095]

【数4】

Wch =
$$2\left(Lt + St + 2\sqrt{Lt^2 + St^2}\right) \cdot \left\{1 - \left(\frac{Ws}{St}\right) \cdot \frac{\sqrt{Lt^2 + St^2}}{Lt}\right\}$$
 ... (19)

【数5】

$$P = \frac{2\left(Lt + St + 2\sqrt{Lt^2 + St^2}\right)}{A} \bullet \left\{1 - \left(\frac{Ws}{St}\right) \bullet \frac{\sqrt{Lt^2 + St^2}}{Lt}\right\} \qquad \cdots (20)$$

[0096]

ここで、Wsを、次式を満たすように設定する。

[0097]

【数6】

$$Ws < \frac{2\left(2\sqrt{Lt^2 + St^2} - Lt - St\right)}{3\left(\frac{Lt}{St} + \frac{St}{Lt}\right) - 2}$$

[0098]

それによって、上記(20)式と前記(4)式との比較より明らかなように、上記(20)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。つまり、実施の形態5のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度Pが大きくなる。

[0099]

なお、第3のトレンチ7が斜め方向に伸びていれば、非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、第3のトレンチ7は、非トレンチエッチング領域2の対角線TV方向に伸びる部分が複数設けられた構成であってもよいし、対角線SU方向に伸びる部分が複数設けられた構成であってもよいし、その両方であってもよい。また、個々の非トレンチエッチング領域2において、第3のトレンチ7の、非トレンチエッチング領域2の対角線TV方向に伸びる部分の数や対角線SU方向に伸びる部分の数が異なっていてもよい。

[0100]

実施の形態 6.

図6は、本発明の実施の形態6にかかる半導体装置のトレンチパターンの平面 レイアウトを示す図である。図6に示すように、実施の形態6は、実施の形態1 と実施の形態4を組み合わせたものである。すなわち、第3のトレンチ7は、図 126に示すメッシュ状トレンチパターンの基本パターンにおいて、第1のトレ ンチ8の長手方向に平行な部分と、中央線が非トレンチエッチング領域2の対角 線TVに一致する部分とからなる。

 $[0\ 1\ 0\ 1]$

したがって、実施の形態6では、各非トレンチエッチング領域2は4つの小領域に分割されている。各非トレンチエッチング領域2において、非トレンチエッ

チング領域 2 に対するコンタクト部 1 3 は、それぞれの 4 つの小領域にまたがって形成される。図 6 に示すレイアウトでは、各長方形EFGH内におけるチャネル幅W c h およびチャネル密度 P は、それぞれ、つぎの(2 1)式および(2 2)式で与えられる。

【数7】

Wch =
$$2\left(Lt + 2St + \sqrt{Lt^2 + St^2}\right) - Ws\left(\frac{(Lt + St)^2}{LtSt} + \left(\frac{5}{Lt} + \frac{1}{St}\right)\sqrt{Lt^2 + St^2}\right)$$
... (21)

【数8】

$$P = \left\{ 2 \left(Lt + 2St + \sqrt{Lt^2 + St^2} \right) - Ws \left(\frac{(Lt + St)^2}{LtSt} + \left(\frac{5}{Lt} + \frac{1}{St} \right) \sqrt{Lt^2 + St^2} \right) \right\} / A$$
... (22)

[0103]

ここで、Wsを、次式を満たすように設定する。

【数9】

$$W_{S} < \frac{2\left(St + \sqrt{Lt^{2} + St^{2}}\right)}{\left(\frac{\left(Lt + St\right)^{2}}{LtSt} + \left(\frac{5}{Lt} + \frac{1}{St}\right)\sqrt{Lt^{2} + St^{2}}\right)}$$

[0105]

それによって、上記(22)式と前記(4)式との比較より明らかなように、上記(22)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。つまり、実施の形態6のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度Pが大きくなる。

なお、第3のトレンチ7は、第1のトレンチ8の長手方向に平行な部分が複数 設けられた構成であってもよいし、非トレンチエッチング領域2の対角線TV方 向に伸びる部分が複数設けられた構成であってもよいし、その両方であってもよ い。また、第3のトレンチ7が、第1のトレンチ8の長手方向に平行な部分と非トレンチエッチング領域2の対角線SU方向に伸びる部分とにより構成されていてもよい。

[0107]

また、第3のトレンチ7の斜めの部分が対角線TV方向に伸びる非トレンチエッチング領域2と、第3のトレンチ7の斜めの部分が対角線SU方向に伸びる非トレンチエッチング領域2とが混在していてもよい。また、第3のトレンチ7の斜めの部分は、その中央線が非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、個々の非トレンチエッチング領域2において、第3のトレンチ7の、第1のトレンチ8の長手方向に平行な部分の数と、非トレンチエッチング領域2の対角線TVまたはSUの方向に伸びる部分の数とが異なっていてもよい。

[0108]

実施の形態7.

図7は、本発明の実施の形態7にかかる半導体装置のトレンチパターンの平面 レイアウトを示す図である。図7に示すように、実施の形態7は、実施の形態2 と実施の形態4を組み合わせたものである。すなわち、第3のトレンチ7は、図 126に示すメッシュ状トレンチパターンの基本パターンにおいて、第2のトレ ンチ9の長手方向に平行な部分と、中央線が非トレンチエッチング領域2の対角 線TVに一致する部分とからなる。

[0109]

したがって、実施の形態 7 では、各非トレンチエッチング領域 2 は 4 つの小領域に分割されている。各非トレンチエッチング領域 2 において、非トレンチエッチング領域 2 に対するコンタクト部 1 3 は、それぞれの 4 つの小領域にまたがって形成される。ここで、図 7 では、コンタクト部 1 3 が 4 つの小領域にまたがることを明瞭に示すため、図 1 ~図 6 に比べてコンタクト部 1 3 が大きいが、実際にコンタクト部 1 3 が実施の形態 1 ~ 6 よりも大きくてもよいし、同じ大きさでもよい(図 9 ~図 1 1 においても同じ)。図 7 に示すレイアウトでは、各長方形 E F G H 内におけるチャネル幅W c h およびチャネル密度 P は、それぞれ、つぎ

の(23)式および(24)式で与えられる。

[0110]

【数10】

$$Wch = 2\left(2Lt + St + \sqrt{Lt^2 + St^2}\right) - Ws\left(\frac{(Lt + St)^2}{LtSt} + \left(\frac{1}{Lt} + \frac{5}{St}\right)\sqrt{Lt^2 + St^2}\right)$$
 ... (23)

【数11】

$$P = \left\{ 2\left(2Lt + St + \sqrt{Lt^2 + St^2}\right) - Ws\left(\frac{(Lt + St)^2}{LtSt} + \left(\frac{1}{Lt} + \frac{5}{St}\right)\sqrt{Lt^2 + St^2}\right) \right\} / A$$

$$\cdots (24)$$

[0111]

ここで、Wsを、次式を満たすように設定する。

[0112]

【数12】

$$Ws < \frac{2\left(Lt + \sqrt{Lt^2 + St^2}\right)}{\left(\frac{(Lt + St)^2}{LtSt} + \left(\frac{1}{Lt} + \frac{5}{St}\right)\sqrt{Lt^2 + St^2}\right)}$$

それによって、上記(24)式と前記(4)式との比較より明らかなように、上記(24)式より得られるチャネル密度 P は、前記(4)式より得られるチャネル密度 P よりも大きくなる。つまり、実施の形態 7 のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度 P が大きくなる。

[0114]

なお、第3のトレンチ7は、第2のトレンチ9の長手方向に平行な部分が複数 設けられた構成であってもよいし、非トレンチエッチング領域2の対角線TV方 向に伸びる部分が複数設けられた構成であってもよいし、その両方であってもよ い。また、第3のトレンチ7が、第2のトレンチ9の長手方向に平行な部分と非 トレンチエッチング領域2の対角線SU方向に伸びる部分とにより構成されてい てもよい。

$[0 \ 1 \ 1 \ 5]$

また、第3のトレンチ7の斜めの部分が対角線TV方向に伸びる非トレンチエッチング領域2と、第3のトレンチ7の斜めの部分が対角線SU方向に伸びる非トレンチエッチング領域2とが混在していてもよい。また、第3のトレンチ7の斜めの部分は、非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、個々の非トレンチエッチング領域2において、第3のトレンチ7の、第2のトレンチ9の長手方向に平行な部分の数と、非トレンチエッチング領域2の対角線TVまたはSUの方向に伸びる部分の数とが異なっていてもよい。

[0116]

実施の形態8.

図8は、本発明の実施の形態8にかかる半導体装置のトレンチパターンの平面 レイアウトを示す図である。図8に示すように、実施の形態8は、実施の形態1 と実施の形態5を組み合わせたものである。すなわち、第3のトレンチ7は、図 126に示すメッシュ状トレンチパターンの基本パターンにおいて、第1のトレ ンチ8の長手方向に平行な部分と、中央線が非トレンチエッチング領域2の対角 線TVに一致する部分と、対角線SUに一致する部分とからなる。

[0117]

したがって、実施の形態8では、各非トレンチエッチング領域2は6つの小領域に分割されている。各非トレンチエッチング領域2において、非トレンチエッチング領域2に対するコンタクト部13は、それぞれの6つの小領域にまたがって形成される。図8に示すレイアウトでは、各長方形EFGH内におけるチャネル幅Wchおよびチャネル密度Pは、それぞれ、つぎの(25)式および(26)式で与えられる。

$[0\ 1\ 1\ 8]$

【数13】

$$Wch = 2 \left\{ \left(Lt + 2St + 2\sqrt{Lt^2 + St^2} \right) - Ws \left(\frac{\left(Lt + St + 2\sqrt{Lt^2 + St^2} \right) \left(St + \sqrt{Lt^2 + St^2} \right)}{LtSt} \right) \right\}$$

$$\cdots (25)$$

【数14】

$$P = 2 \left\{ \left(Lt + 2St + 2\sqrt{Lt^2 + St^2} \right) - Ws \left(\frac{\left(Lt + St + 2\sqrt{Lt^2 + St^2} \right) \left(St + \sqrt{Lt^2 + St^2} \right)}{LtSt} \right) \right\} / A$$
... (26)

[0119]

ここで、Wsを、次式を満たすように設定する。

【数15】

$$W_{S} < \left(\frac{St}{Lt}\right) \frac{\left(-St + \sqrt{Lt^{2} + St^{2}}\right)\left(St + 2\sqrt{Lt^{2} + St^{2}}\right)\left(-Lt - St + 2\sqrt{Lt^{2} + St^{2}}\right)}{\left(3Lt^{2} + 3St^{2} - 2LtSt\right)}$$

[0121]

それによって、上記(26)式と前記(4)式との比較より明らかなように、上記(26)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。つまり、実施の形態8のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度Pが大きくなる。

[0122]

なお、第3のトレンチ7は、第1のトレンチ8の長手方向に平行な部分が複数 設けられた構成であってもよいし、非トレンチエッチング領域2の対角線TV方 向に伸びる部分が複数設けられた構成であってもよいし、対角線SU方向に伸び る部分が複数設けられた構成であってもよいし、それらを適宜組み合わせた構成 であってもよい。また、第3のトレンチ7の斜めの部分は、中央線が非トレンチ エッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、個 々の非トレンチエッチング領域2において、第3のトレンチ7の、第1のトレンチ8の長手方向に平行な部分の数と、非トレンチエッチング領域2の対角線TV方向に伸びる部分の数と、対角線SU方向に伸びる部分の数とが異なっていてもよい。

[0123]

実施の形態 9.

図9は、本発明の実施の形態9にかかる半導体装置のトレンチパターンの平面 レイアウトを示す図である。図9に示すように、実施の形態9は、実施の形態2 と実施の形態5を組み合わせたものである。すなわち、第3のトレンチ7は、図 126に示すメッシュ状トレンチパターンの基本パターンにおいて、第2のトレ ンチ9の長手方向に平行な部分と、中央線が非トレンチエッチング領域2の対角 線TVに一致する部分と、対角線SUに一致する部分とからなる。

[0124]

したがって、実施の形態 9 では、各非トレンチエッチング領域 2 は 6 つの小領域に分割されている。各非トレンチエッチング領域 2 において、非トレンチエッチング領域 2 に対するコンタクト部 1 3 は、それぞれの 6 つの小領域にまたがって形成される。図 9 に示すレイアウトでは、各長方形 E F G H 内におけるチャネル幅W c h およびチャネル密度 P は、それぞれ、つぎの(2 7)式および(2 8)式で与えられる。

[0125]

【数16】

$$Wch = 2 \left\{ \left(2Lt + St + 2\sqrt{Lt^2 + St^2} \right) - Ws \left(\frac{\left(Lt + St + 2\sqrt{Lt^2 + St^2} \right) \left(Lt + \sqrt{Lt^2 + St^2} \right)}{LtSt} \right) \right\}$$

$$\cdots (27)$$

【数17】

$$P = 2 \left\{ \left(2Lt + St + 2\sqrt{Lt^2 + St^2} \right) - Ws \left(\frac{\left(Lt + St + 2\sqrt{Lt^2 + St^2} \right) \left(Lt + \sqrt{Lt^2 + St^2} \right)}{LtSt} \right) \right\} / A$$

... (28)

[0126]

ここで、Wsを、次式を満たすように設定する。

[0127]

【数18】

$$W_{S} < \left(\frac{Lt}{St}\right) \frac{\left(-Lt + \sqrt{Lt^{2} + St^{2}}\right)\left(Lt + 2\sqrt{Lt^{2} + St^{2}}\right)\left(-Lt - St + 2\sqrt{Lt^{2} + St^{2}}\right)}{\left(3Lt^{2} + 3St^{2} - 2LtSt\right)}$$

[0128]

それによって、上記(28)式と前記(4)式との比較より明らかなように、上記(28)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。つまり、実施の形態9のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度Pが大きくなる。

[0129]

なお、第3のトレンチ7は、第2のトレンチ9の長手方向に平行な部分が複数設けられた構成であってもよいし、非トレンチエッチング領域2の対角線TV方向に伸びる部分が複数設けられた構成であってもよいし、対角線SU方向に伸びる部分が複数設けられた構成であってもよいし、それらを適宜組み合わせた構成であってもよい。また、第3のトレンチ7の斜めの部分は、中央線が非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、個々の非トレンチエッチング領域2において、第3のトレンチ7の、第2のトレンチ9の長手方向に平行な部分の数と、非トレンチエッチング領域2の対角線TV方向に伸びる部分の数と、対角線SU方向に伸びる部分の数とが異なっていてもよい。

[0130]

実施の形態10.

図10は、本発明の実施の形態10にかかる半導体装置のトレンチパターンの 平面レイアウトを示す図である。図10に示すように、実施の形態10は、実施 の形態3と実施の形態4を組み合わせたものである。すなわち、第3のトレンチ 7は、図126に示すメッシュ状トレンチパターンの基本パターンにおいて、第 1のトレンチ8の長手方向に平行な部分と、第2のトレンチ9の長手方向に平行 な部分と、中央線が非トレンチエッチング領域2の対角線TVに一致する部分と からなる。

[0131]

したがって、実施の形態10では、各非トレンチエッチング領域2は6つの小領域に分割されている。各非トレンチエッチング領域2において、非トレンチエッチング領域2に対するコンタクト部13は、それぞれの6つの小領域にまたがって形成される。図10に示すレイアウトでは、各長方形EFGH内におけるチャネル幅Wchおよびチャネル密度Pは、それぞれ、つぎの(29)式および(30)式で与えられる。

[0132]

【数19】

Wch =
$$\left(4Lt + 4St + 2\sqrt{Lt^2 + St^2}\right) - Ws \left(8 + \frac{\left(3Lt + 3St + 2\sqrt{Lt^2 + St^2}\right)\left(\sqrt{Lt^2 + St^2}\right)}{LtSt}\right)$$
... (29)

【数20】

$$P = \left\{ \left(4Lt + 4St + 2\sqrt{Lt^2 + St^2} \right) - Ws \left(8 + \frac{\left(3Lt + 3St + 2\sqrt{Lt^2 + St^2} \right) \left(\sqrt{Lt^2 + St^2} \right)}{LtSt} \right) \right\} / A$$
... (30)

[0133]

ここで、Wsを、次式を満たすように設定する。

[0134]

【数21】

$$Ws < \frac{2\left(Lt + St + \sqrt{Lt^2 + St^2}\right)}{\left(8 + \frac{\left(3Lt + 3St + 2\sqrt{Lt^2 + St^2}\right)\sqrt{Lt^2 + St^2}\right)}{LtSt}}$$

[0135]

それによって、上記(30)式と前記(4)式との比較より明らかなように、上記(30)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。つまり、実施の形態10のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度Pが大きくなる。

[0136]

なお、第3のトレンチ7は、第1のトレンチ8の長手方向に平行な部分が複数 設けられた構成であってもよいし、第2のトレンチ9の長手方向に平行な部分が 複数設けられた構成であってもよいし、非トレンチエッチング領域2の対角線T V方向に伸びる部分が複数設けられた構成であってもよいし、それらを適宜組み合わせた構成であってもよい。また、第3のトレンチ7が、第1のトレンチ8の 長手方向に平行な部分と第2のトレンチ9の長手方向に平行な部分と非トレンチエッチング領域2の対角線SU方向に伸びる部分とにより構成されていてもよい

[0137]

また、第3のトレンチ7の斜めの部分が対角線TV方向に伸びる非トレンチエッチング領域2と、第3のトレンチ7の斜めの部分が対角線SU方向に伸びる非トレンチエッチング領域2とが混在していてもよい。また、第3のトレンチ7の斜めの部分は、中央線が非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、個々の非トレンチエッチング領域2において、第3のトレンチ7の、第1のトレンチ8の長手方向に平行な部分の数と、第2のトレンチ9の長手方向に平行な部分の数と、非トレンチエッチング領域2の対角線TVまたはSUの方向に伸びる部分の数とが異なっていてもよい。

[0138]

実施の形態11.

図11は、本発明の実施の形態11にかかる半導体装置のトレンチパターンの 平面レイアウトを示す図である。図11に示すように、実施の形態11は、実施 の形態3と実施の形態5を組み合わせたものである。すなわち、第3のトレンチ 7は、図126に示すメッシュ状トレンチパターンの基本パターンにおいて、第 1のトレンチ8の長手方向に平行な部分と、第2のトレンチ9の長手方向に平行 な部分と、中央線が非トレンチエッチング領域2の対角線TVに一致する部分と 、対角線SUに一致する部分とからなる。

[0139]

したがって、実施の形態11では、各非トレンチエッチング領域2は8つの小領域に分割されている。各非トレンチエッチング領域2において、非トレンチエッチング領域2に対するコンタクト部13は、それぞれの8つの小領域にまたがって形成される。図11に示すレイアウトでは、各長方形EFGH内におけるチャネル幅Wchおよびチャネル密度Pは、それぞれ、つぎの(31)式および(32)式で与えられる。

[0140]

【数22】

Wch =
$$2\left(Lt + St + \sqrt{Lt^2 + St^2}\right)\left(2 - Ws \bullet \frac{\left(Lt + St + 2\sqrt{Lt^2 + St^2}\right)}{LtSt}\right)$$
 ... (31)

【数23】

$$P = 2\left(Lt + St + \sqrt{Lt^2 + St^2}\right) \left(2 - Ws \bullet \frac{\left(Lt + St + 2\sqrt{Lt^2 + St^2}\right)}{LtSt}\right) / A \qquad \cdots (32)$$

[0141]

ここで、Wsを、次式を満たすように設定する。

[0142]

【数24】

$$Ws < \frac{\left(Lt + St - \sqrt{Lt^2 + St^2}\right)}{2}$$

[0143]

それによって、上記(32)式と前記(4)式との比較より明らかなように、上記(32)式より得られるチャネル密度Pは、前記(4)式より得られるチャネル密度Pよりも大きくなる。つまり、実施の形態11のトレンチパターンの方が、図126に示すパターンよりも、チャネル密度Pが大きくなる。

[0144]

なお、第3のトレンチ7は、第1のトレンチ8の長手方向に平行な部分が複数設けられた構成であってもよいし、第2のトレンチ9の長手方向に平行な部分が複数設けられた構成であってもよい。また、非トレンチエッチング領域2の対角線TV方向に伸びる部分が複数設けられた構成であってもよいし、対角線SU方向に伸びる部分が複数設けられた構成であってもよい。また、それらを適宜組み合わせた構成であってもよい。

[0145]

また、第3のトレンチ7の斜めの部分は、中央線が非トレンチエッチング領域2の対角線TVまたはSUに一致していなくてもよい。また、個々の非トレンチエッチング領域2において、第3のトレンチ7の、第1のトレンチ8の長手方向に平行な部分の数と、第2のトレンチ9の長手方向に平行な部分の数と、非トレンチエッチング領域2の対角線TVの方向に伸びる部分の数と、対角線SUの方向に伸びる部分の数とが異なっていてもよい。

$[0\ 1\ 4\ 6]$

以上、詳述したように、実施の形態1~11によれば、非トレンチエッチング 領域2におけるコンタクトの大きさを、図126に示すメッシュパターンでの大 きさと同じにした状態で、図126に示すメッシュパターンよりもチャネル密度 Pを大きくすることができるので、コンタクト抵抗の増大を抑制することができ る。また、コンタクトホールの開口不良による導通不良の発生を防ぐことができ る。したがって、半導体と電極とのコンタクト部分の高い導電性を確保しつつ、 低オン抵抗化を図ることができる。

[0147]

ここまでは、主にトレンチの平面パターンを種々変更することによって、チャネル密度Pを大きくし、低オン抵抗化を図ることについて説明した。以下に説明する実施の形態12は、第1の拡散領域であるソース領域(またはドレイン領域)を、活性領域のトレンチ底部だけでなく、ゲート領域のトレンチ底部にも設けることによって、低オン抵抗化を図るものである。

[0148]

すなわち、ゲート領域のトレンチ底部に、第1の拡散領域であるソース領域 (またはドレイン領域) が存在することによって、ゲート領域のトレンチ側への電流の回り込み量が増大する。それによって、十分に低オン抵抗化を図ることが可能となる。

[0149]

実施の形態12.

図24は、本発明の実施の形態12にかかる半導体装置のトレンチパターンの平面レイアウトを示す図である。図24に示すように、第1の拡散領域であるソース領域27(またはドレイン領域29)は、活性領域に形成された第1のトレンチ8の底部、およびゲート領域に形成された第2のトレンチ9の底部に沿って設けられている。なお、実施の形態1~11では特に言及していないが、図24において、左端および右端の縦方向に伸びるトレンチ部分は第1のトレンチ8であり、活性領域である。また、図24において、上端および下端の横方向に伸びるトレンチ部分は第2のトレンチ9であり、ゲート領域である。

[0150]

つぎに、実施の形態12におけるTLPMの断面構造およびその製造方法について、4つの例(第5~第8の例)を挙げて、具体的に説明する。

[0 1 5 1]

(第5の例)

図25および図26は、トレンチ底部にソース領域が存在する1段トレンチ構

造のTLPMの断面構造を示す図である。図25は、図24の切断線JーJ'で示す活性領域における断面図である。図25に示すように、第5の例の活性領域における断面構成は、図12に示す第1の例の活性領域における断面構成においてp-ボディ領域32が設けられていないものである。したがって、説明が重複するので、第5の例の活性領域における断面構成の説明を省略する。

[0152]

図26は、図24の切断線K-K'で示すゲート領域における断面図である。図26に示すように、ゲート領域では、p-半導体基板21に形成された第2のトレンチ9の底部には、第1の拡散領域であるn+ソース領域27が設けられている。また、第2のトレンチ9の底部には、チャネル領域となるPベース領域31がn+ソース領域27を囲むように設けられている。

[0153]

第2のトレンチ9内は、ゲート絶縁膜22を介して、ゲートポリシリコン23により埋められている。ゲートポリシリコン23上には、層間絶縁膜24が設けられている。第2のトレンチ9の外側は、拡張ドレイン領域となるn-ドレイン領域28である。n-ドレイン領域28上には、マスク酸化膜30が設けられている。層間絶縁膜24およびマスク酸化膜30上には、さらに層間絶縁膜26が積層されている。

[0154]

図25および図26に示す断面構成を有するTLPMの製造プロセスについて図27~図56を参照しながら説明する。まず、p-半導体基板21にn-ドレイン領域28を形成し、n-ドレイン領域28の表面にマスク酸化膜30を形成する(図27:活性領域、図28:ゲート領域)。そして、マスク酸化膜30の表面に、メッシュパターンのレジストマスク51を形成する(図29:活性領域、図30:ゲート領域)。

[0155]

ついで、マスク酸化膜30に、たとえば図24に示すメッシュ状トレンチパターンを形成し、マスク酸化膜30をマスクとしてトレンチエッチングをおこない、第1および第2のトレンチ8,9を形成する(図31:活性領域、図32:ゲ

ート領域)。そして、犠牲酸化をおこない、第1および第2のトレンチ8,9内に犠牲酸化膜52を形成する(図33:活性領域、図34:ゲート領域)。

[0156]

ついで、第1および第2のトレンチ8,9の底面にp型不純物としてたとえばホウ素をイオン注入する(図35:活性領域、図36:ゲート領域)。Pベース領域31の形成につづいて、第1および第2のトレンチ8,9の底面にn型不純物としてたとえば砒素をイオン注入する(図37:活性領域、図38:ゲート領域)。そして、n+ソース領域27を形成する(図39:活性領域、図40:ゲート領域)。

[0157]

ついで、犠牲酸化膜52を除去した後、第1および第2のトレンチ8,9内に ゲート絶縁膜22を形成し、ゲートポリシリコン23を堆積する(図41:活性 領域、図42:ゲート領域)。そして、ゲートポリシリコン23をエッチングし 、シャドウ酸化をおこなってシャドウ酸化膜53を形成する(図43:活性領域 、図44:ゲート領域)。活性領域においては、ゲートポリシリコン23は、第 1のトレンチ8の側壁にのみ残る。ゲート領域においては、第2のトレンチ9の 開口幅が第1のトレンチ8の開口幅よりも狭いため、第2のトレンチ9はゲート ポリシリコン23により完全に埋められる。

[0158]

ついで、層間絶縁膜24を堆積する(図45:活性領域、図46:ゲート領域)。そして、この層間絶縁膜24をエッチングする(図47:活性領域、図48:ゲート領域)。このエッチングにより、活性領域においては、第1のトレンチ8の底部にコンタクトホールが開口する。また、ゲート領域では、ゲートポリシリコン23上に層間絶縁膜24が残る。

[0159]

ついで、ソースポリシリコン25を堆積する(図49:活性領域、図50:ゲート領域)。このソースポリシリコン25をエッチングする(図51:活性領域、図52:ゲート領域)。このエッチングにより、活性領域においては、第1のトレンチ8内に開口するコンタクトホール内にのみソースポリシリコン25が残

り、そのコンタクトホールがソースポリシリコン25で埋められる。また、ゲー ト領域では、ソースポリシリコン25は残らない。

$[0\ 1\ 6\ 0]$

ついで、層間絶縁膜26を堆積し、その表面にレジストマスク54を形成する (図53:活性領域、図54:ゲート領域)。このレジストマスク54をマスク として、層間絶縁膜26およびマスク酸化膜30を貫通するコンタクトホールを 開口し、n型不純物としてたとえば砒素をイオン注入する(図55:活性領域、図56:ゲート領域)。そして、拡散処理をおこなってn+ドレイン領域29を 形成する。最後に、メタル配線層の積層およびパターニングにより、コンタクト 部13,15、第1の電極 (ドレイン電極)14および第2の電極 (ソース電極)16を形成し、図25および図26に示す断面構成が完成する。

$[0\ 1\ 6\ 1]$

(第6の例)

図57は、トレンチ底部にソース領域が存在する2段トレンチ構造のTLPMの断面構造を示す図である。図24の切断線J-J'で示す活性領域における断面構成は、図25に示す構成において、第1のトレンチ8の側壁の上半部に沿って、ゲート絶縁膜22よりも厚い層間絶縁膜41を設けたものであり、図18に示す構成と同じになる。また、図24の切断線K-K'で示す活性領域における断面構成は、図26に示す構成において、第2のトレンチ9の側壁の上半部に沿って、ゲート絶縁膜22よりも厚い層間絶縁膜41を設けたものである。重複する説明については省略する。

[0162]

図18および図57に示す断面構成を有するTLPMの製造プロセスについて図58~図71を参照しながら説明する。まず、上述した第5の例と同様にして、p-半導体基板21にn-ドレイン領域28を形成し、その表面にマスク酸化膜30を形成する。そして、第1および第2のトレンチ(一段目)8,9を形成し、その内側に犠牲酸化膜52を形成する(図27~図34)。

[0163]

ついで、層間絶縁膜41を堆積する(図58:活性領域、図59:ゲート領域

)。そして、この層間絶縁膜41をエッチングし、第1および第2のトレンチ(一段目)8,9の側壁にのみ層間絶縁膜41を残す(図60:活性領域、図61:ゲート領域)。ついで、残った層間絶縁膜41をマスクとして再度トレンチエッチングをおこない、二段目の第1および第2のトレンチ8,9を形成する(図62:活性領域、図63:ゲート領域)。そして、二段目の第1および第2のトレンチ8,9の内側に犠牲酸化膜55を形成する(図64:活性領域、図65:ゲート領域)。

[0164]

ついで、第1および第2のトレンチ8,9の底面にp型不純物としてたとえばホウ素をイオン注入する(図66:活性領域、図67:ゲート領域)。pベース領域31の形成につづいて、第1および第2のトレンチ8,9の底面にp型不純物としてたとえば砒素をイオン注入する(図68:活性領域、図69:ゲート領域)。そして、p+ソース領域27を形成する(図70:活性領域、図71:ゲート領域)。

[0165]

ついで、犠牲酸化膜55を除去した後、上述した第5の例の図41~図56と同様にして、ゲート絶縁膜22およびゲートポリシリコン23を形成する。さらに、層間絶縁膜24を形成し、ソースコンタクトのためのコンタクトホールを開口し、その中をソースポリシリコン25で埋める。ついで、層間絶縁膜26を堆積し、層間絶縁膜26およびマスク酸化膜30を貫通するコンタクトホールを開口し、イオン注入および拡散処理によりn+ドレイン領域29を形成する。そして、コンタクト部13,15、第1の電極(ドレイン電極)14および第2の電極(ソース電極)16を形成し、図18および図57に示す断面構成が完成する

[0166]

(第7の例)

図72および図73は、トレンチ底部にドレイン領域が存在する1段トレンチ構造のTLPMの断面構造を示す図である。図72は、図24の切断線J-J,で示す活性領域における断面図である。図72に示すように、第7の例の活性領

域における断面構成は、図15に示す第2の例の活性領域における断面構成において最上層の層間絶縁膜26が設けられていないものである。したがって、説明が重複するので、第7の例の活性領域における断面構成の説明を省略する。

[0167]

図73は、図24の切断線K-K'で示すゲート領域における断面図である。図73に示すように、ゲート領域では、p-半導体基板21に形成された第2のトレンチ9の底部には、n+ドレイン領域29が設けられている。また、第2のトレンチ9の底部には、拡張ドレイン領域となるn-ドレイン領域28がn+ドレイン領域29を囲むように設けられている。第2のトレンチ9内は、ゲート絶縁膜22を介して、ゲートポリシリコン23により埋められている。ゲートポリシリコン23上には、層間絶縁膜24が設けられている。

[0168]

第2のトレンチ9の外側には、Pベース領域31が設けられており、その表面層には、n+y-ス領域27およびp+プラグ領域36が形成されている。n+y-ス領域27およびp+プラグ領域36の表面上には、マスク酸化膜30が設けられている。第1の電極(y-ス電極)14は、マスク酸化膜30を貫通するコンタクト部13を介して、n+y-ス領域27およびp+プラグ領域36に電気的に接続している。

[0169]

図72および図73に示す断面構成を有するTLPMの製造プロセスについて図74~図103を参照しながら説明する。まず、p-半導体基板21の表面にマスク酸化膜30を形成する(図74:活性領域、図75:ゲート領域)。そして、マスク酸化膜30の表面に、メッシュパターンのレジストマスク51を形成する(図76:活性領域、図77:ゲート領域)。

[0170]

ついで、マスク酸化膜30に、たとえば図24に示すメッシュ状トレンチパターンを形成し、マスク酸化膜30をマスクとしてトレンチエッチングをおこない、第1および第2のトレンチ8,9を形成する(図78:活性領域、図79:ゲート領域)。そして、犠牲酸化をおこない、第1および第2のトレンチ8,9内

に犠牲酸化膜52を形成した後、第1および第2のトレンチ8,9の底面にn型不純物としてたとえばリンをイオン注入する(図80:活性領域、図81:ゲート領域)。

[0171]

n-ドレイン領域28の形成につづいて、第1および第2のトレンチ8,9の底面にn型不純物としてたとえば砒素をイオン注入する(図82:活性領域、図83:ゲート領域)。そして、n+ドレイン領域29を形成する(図84:活性領域、図85:ゲート領域)。犠牲酸化膜52を除去した後、第1および第2のトレンチ8,9内にゲート絶縁膜22を形成し、ゲートポリシリコン23を堆積する(図86:活性領域、図87:ゲート領域)。

[0172]

ついで、ゲートポリシリコン23をエッチングし、シャドウ酸化をおこなってシャドウ酸化膜53を形成する(図88:活性領域、図89:ゲート領域)。活性領域においては、ゲートポリシリコン23は、第1のトレンチ8の側壁にのみ残る。ゲート領域においては、第2のトレンチ9の開口幅が第1のトレンチ8の開口幅よりも狭いため、第2のトレンチ9はゲートポリシリコン23により完全に埋められる。

[0173]

ついで、層間絶縁膜24を堆積する(図90:活性領域、図91:ゲート領域)。そして、この層間絶縁膜24をエッチングする(図92:活性領域、図93:ゲート領域)。このエッチングにより、活性領域においては、第1のトレンチ8の底部にコンタクトホールが開口する。また、ゲート領域では、ゲートポリシリコン23上に層間絶縁膜24が残る。

$[0\ 1\ 7\ 4]$

ついで、ドレインポリシリコン35を堆積する(図94:活性領域、図95: ゲート領域)。このドレインポリシリコン35をエッチングする。このエッチングにより、活性領域においては、第1のトレンチ8内に開口するコンタクトホール内にのみドレインポリシリコン35が残り、そのコンタクトホールがドレインポリシリコン35で埋められる。また、ゲート領域では、ドレインポリシリコン 35は残らない。ついで、p型不純物としてたとえばホウ素をイオン注入する(図96:活性領域、図97:ゲート領域)。

[0175]

Pベース領域31の形成につづいて、レジストマスク56を形成し、Pベース領域31にn型不純物としてたとえば砒素をイオン注入する(図98:活性領域、図99:ゲート領域)。そして、n+ソース領域27を形成する。n+ソース領域27の形成につづいて、レジストマスク57を形成し、p型不純物としてたとえばホウ素をイオン注入する(図100:活性領域、図101:ゲート領域)。

[0176]

p+プラグ領域36の形成につづいて、レジストマスク58を形成する(図102:活性領域、図103:ゲート領域)。そして、エッチングをおこない、n+ソース領域27およびp+プラグ領域36を露出させる。レジストマスク58を除去した後、メタル配線層の積層およびパターニングにより、コンタクト部13,15、第1の電極(ソース電極)14および第2の電極(ドレイン電極)16を形成し、図72および図73に示す断面構成が完成する。

[0177]

(第8の例)

図104および図105は、トレンチ底部にドレイン領域が存在する2段トレンチ構造のTLPMの断面構造を示す図である。図24の切断線J-J'で示す活性領域における断面構成は、図72に示す構成において、第1のトレンチ8の下半部から底部にかけて、ゲート絶縁膜22よりも厚い層間絶縁膜41を設けたものである。また、図24の切断線K-K'で示す活性領域における断面構成は、図73に示す構成において、第2のトレンチ9の底部に、ゲート絶縁膜22よりも厚い層間絶縁膜41を設けたものである。重複する説明については省略する

[0178]

図104および図105に示す断面構成を有するTLPMの製造プロセスについて図106~図125を参照しながら説明する。まず、上述した第7の例と同様にして、p-半導体基板21の表面にマスク酸化膜30を形成する。そして、

第1および第2のトレンチ(一段目) 8,9 を形成し、その内側に犠牲酸化膜 5 2を形成した後、第1および第2のトレンチ 8,9 (一段目)の底面に n 型不純物としてたとえばリンをイオン注入する(図74~図81)。

[0179]

ついで、第1および第2のトレンチ(一段目)8,9の内側を犠牲酸化した後、窒化膜59を堆積する(図106:活性領域、図107:ゲート領域)。この窒化膜59をエッチングし、第1および第2のトレンチ(一段目)8,9の側壁にのみ残す(図108:活性領域、図109:ゲート領域)。ついで、残った窒化膜59をマスクとして再度トレンチエッチングをおこない、二段目の第1および第2のトレンチ8,9を形成する。また、先にイオン注入したリンによってn-ドレイン領域28を形成する(図110:活性領域、図111:ゲート領域)

[0180]

ついで、二段目の第1および第2のトレンチ8,9の底面および基板表面に犠牲酸化膜60を形成する(図112:活性領域、図113:ゲート領域)。基板表面を覆うレジストマスク61を形成し、第1および第2のトレンチ8,9の底面にn型不純物としてたとえば砒素をイオン注入する(図114:活性領域、図115:ゲート領域)。そして、レジストマスク61を除去し(図116:活性領域、図117:ゲート領域)、犠牲酸化膜60を除去する(図118:活性領域、図119:ゲート領域)。

[0181]

ついで、第1および第2のトレンチ8,9内の底に層間絶縁膜41を形成する。また、その際、先にイオン注入した砒素が拡散し、n+ドレイン領域29が形成される(図120:活性領域、図121:ゲート領域)。窒化膜59を除去した後、第1および第2のトレンチ8,9の側壁にゲート絶縁膜22を形成し、ゲートポリシリコン23を堆積する(図122:活性領域、図123:ゲート領域)。

[0182]

ついで、ゲートポリシリコン23をエッチングする(図124:活性領域、図

125:ゲート領域)。活性領域においては、ゲートポリシリコン23は、層間 絶縁膜41上で第1のトレンチ8の側壁にのみ残る。ゲート領域においては、第 2のトレンチ9の開口幅が第1のトレンチ8の開口幅よりも狭いため、第2のト レンチ9はゲートポリシリコン23により完全に埋められる。

[0183]

ついで、上述した第7の例の図90~図103と同様にして、層間絶縁膜24を形成し、ドレインコンタクトのためのコンタクトホールを開口し、その中をドレインポリシリコン35で埋める。ついで、Pベース領域31、n+ソース領域27およびp+プラグ領域36を形成する。そして、メタル配線層の積層およびパターニングにより、コンタクト部13,15、第1の電極(ソース電極)14および第2の電極(ドレイン電極)16を形成し、図104および図105に示す断面構成が完成する。

[0184]

以上、詳述したように、実施の形態12によれば、第1の拡散領域であるソース領域(またはドレイン領域)が、活性領域のトレンチ底部だけでなく、ゲート領域のトレンチ底部にも存在するので、ゲート領域のトレンチ側への電流の回り込み量が増大する。したがって、十分に低オン抵抗化を図ることができる。

[0185]

以上において本発明は、上述した各実施の形態に限らず、種々変更可能である。たとえば、非トレンチエッチング領域2は、長方形以外の四角形や、五角形以上の多角形などでもよい。また、TLPMの断面構造も、図12~図23に示す構成に限らず、たとえばトレンチ底部にソース領域が存在するTLPMにおいて、第1および第2のゲート領域のトレンチ9,7の底部に、n+ソース領域27とPベース領域31を設けた構成としてもよい。また、トレンチ底部にドレイン領域が存在するTLPMにおいて、第1および第2のゲート領域のトレンチ9,7の底部に、n+ドレイン領域29とPベース領域31を設けた構成としてもよい。

[0186]

また、本発明は、p型およびn型の導電型を逆転させた構成としてもよい。ま

た、実施の形態1~11と実施の形態12を組み合わせた構成としてもよく、そうすれば、より一層、低オン抵抗化を図ることができる。また、本発明は、TLPM等のパワーMISFETに限らず、絶縁ゲート型バイポーラトランジスタ(IGBT)を含む他のパワー半導体素子にも適用することができる。

[0187]

【発明の効果】

本発明によれば、非トレンチエッチング領域においてコンタクト部を、非トレンチエッチング領域を第3のトレンチにより小領域に分割しない場合のコンタクト部と同じ大きさにすることができるので、コンタクト抵抗の増大を抑制し、またコンタクトホールの開口不良による導通不良の発生を防ぐことができる。したがって、半導体と電極とのコンタクト部分の高い導電性を確保しつつ、トレンチの微細化による低オン抵抗化を図ることができる。

[0188]

また、本発明によれば、第1の拡散領域が、活性領域のトレンチ底部だけでなく、活性領域のトレンチに交差する第2のトレンチの底部にも存在するので、第2のトレンチ側への電流の回り込み量が増大する。したがって、十分に低オン抵抗化を図ることができる。

【図面の簡単な説明】

【図1】

本発明の実施の形態 1 にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。

【図2】

本発明の実施の形態 2 にかかるメッシュ状トレンチパターンの平面レイアウト を示す図である。

【図3】

本発明の実施の形態3にかかるメッシュ状トレンチパターンの平面レイアウト を示す図である。

【図4】

本発明の実施の形態4にかかるメッシュ状トレンチパターンの平面レイアウト

を示す図である。

【図5】

本発明の実施の形態5にかかるメッシュ状トレンチパターンの平面レイアウト を示す図である。

【図6】

本発明の実施の形態6にかかるメッシュ状トレンチパターンの平面レイアウト を示す図である。

【図7】

本発明の実施の形態 7 にかかるメッシュ状トレンチパターンの平面レイアウト を示す図である。

【図8】

本発明の実施の形態 8 にかかるメッシュ状トレンチパターンの平面レイアウト を示す図である。

【図9】

本発明の実施の形態 9 にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。

【図10】

本発明の実施の形態 10 にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。

図11

本発明の実施の形態 1 1 にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。

【図12】

本発明にかかるメッシュ状トレンチパターンに適用可能な第1のTLPMの活性領域における断面構造を示す図である。

【図13】

本発明にかかるメッシュ状トレンチパターンに適用可能な第1のTLPMの第 1のゲート領域における断面構造を示す図である。

【図14】

本発明にかかるメッシュ状トレンチパターンに適用可能な第1のTLPMの第2のゲート領域における断面構造を示す図である。

【図15】

本発明にかかるメッシュ状トレンチパターンに適用可能な第2のTLPMの活性領域における断面構造を示す図である。

【図16】

本発明にかかるメッシュ状トレンチパターンに適用可能な第2のTLPMの第 1のゲート領域における断面構造を示す図である。

【図17】

本発明にかかるメッシュ状トレンチパターンに適用可能な第2のTLPMの第2のゲート領域における断面構造を示す図である。

【図18】

本発明にかかるメッシュ状トレンチパターンに適用可能な第3のTLPMの活性領域における断面構造を示す図である。

【図19】

本発明にかかるメッシュ状トレンチパターンに適用可能な第3のTLPMの第 1のゲート領域における断面構造を示す図である。

【図20】

本発明にかかるメッシュ状トレンチパターンに適用可能な第3のTLPMの第2のゲート領域における断面構造を示す図である。

【図21】

本発明にかかるメッシュ状トレンチパターンに適用可能な第4のTLPMの活性領域における断面構造を示す図である。

【図22】

本発明にかかるメッシュ状トレンチパターンに適用可能な第4のTLPMの第 1のゲート領域における断面構造を示す図である。

【図23】

本発明にかかるメッシュ状トレンチパターンに適用可能な第4のTLPMの第2のゲート領域における断面構造を示す図である。

【図24】

本発明の実施の形態12にかかるメッシュ状トレンチパターンの平面レイアウトを示す図である。

【図25】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの活性領域における断面構造を示す図である。

【図26】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMのゲート領域における断面構造を示す図である。

【図27】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図28】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図29】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図30】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図31】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図32】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図33】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製

造途中の断面構造を示す図である。

【図34】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図35】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図36】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図37】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図38】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図39】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図40】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図41】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図42】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図43】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図44】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図45】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図46】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

図47

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図48】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図49】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図50】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図51】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図52】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図53】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図54】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図55】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図56】

本発明にかかるメッシュ状トレンチパターンに適用可能な第5のTLPMの製造途中の断面構造を示す図である。

【図57】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMのゲート領域における断面構造を示す図である。

【図58】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製造途中の断面構造を示す図である。

【図59】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製造途中の断面構造を示す図である。

【図60】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製造途中の断面構造を示す図である。

【図61】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製造途中の断面構造を示す図である。

【図62】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製

造途中の断面構造を示す図である。

【図63】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製造途中の断面構造を示す図である。

【図64】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製造途中の断面構造を示す図である。

【図65】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製造途中の断面構造を示す図である。

【図66】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製造途中の断面構造を示す図である。

【図67】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製造途中の断面構造を示す図である。

【図68】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製造途中の断面構造を示す図である。

【図69】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製造途中の断面構造を示す図である。

【図70】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製造途中の断面構造を示す図である。

【図71】

本発明にかかるメッシュ状トレンチパターンに適用可能な第6のTLPMの製造途中の断面構造を示す図である。

【図72】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの活性領域における断面構造を示す図である。

【図73】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMのゲート領域における断面構造を示す図である。

【図74】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図75】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図76】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図77】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図78】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図79】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図80】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図81】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図82】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図83】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図84】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図85】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図86】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図87】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図88】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図89】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図90】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図91】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製

造途中の断面構造を示す図である。

【図92】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図93】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

図94

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図95】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図96】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図97】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図98】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図99】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図100】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図101】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図102】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図103】

本発明にかかるメッシュ状トレンチパターンに適用可能な第7のTLPMの製造途中の断面構造を示す図である。

【図104】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの活性領域における断面構造を示す図である。

【図105】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMのゲート領域における断面構造を示す図である。

【図106】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図107】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図108】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図109】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図110】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図111】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図112】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図113】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図114】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図115】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図116】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図117】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図118】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図119】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図120】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製

造途中の断面構造を示す図である。

【図121】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

図122

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

図123】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図124】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図125】

本発明にかかるメッシュ状トレンチパターンに適用可能な第8のTLPMの製造途中の断面構造を示す図である。

【図126】

メッシュ状トレンチパターンの平面レイアウトを示す図である。

【図127】

ストライプ状トレンチパターンの平面レイアウトを示す図である。

【符号の説明】


- 1 トレンチエッチング領域
- 2 非トレンチエッチング領域
- 7 第3のトレンチ
- 8 第1のトレンチ
- 9 第2のトレンチ
- 13 コンタクト部
- 14 第1の電極
- 16 第2の電極

- 21 半導体基板
- 22 ゲート絶縁膜
- 23 第1の導電体 (ゲートポリシリコン)
- 24,26 層間絶縁膜
- 25 第2の導電体(ソースポリシリコン)
- 27 第1の拡散領域(ソース領域)
- 29 第2の拡散領域 (ドレイン領域)
- 41 厚い層間絶縁膜


【書類名】

図面


【図1】



【図2】



【図3】



【図4】







図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




【図18】




【図19】




【図20】




【図21】




【図22】




【図23】




【図24】




【図25】




【図26】




【図27】




【図28】




【図29】




【図30】




【図31】




【図32】




【図33】




【図34】




【図35】




【図36】




【図37】




【図38】




【図39】




【図40】




【図41】




【図42】




【図43】




【図44】




【図45】




【図46】




【図47】




【図48】




【図49】




【図50】




【図51】




【図52】




【図53】




【図54】




【図55】




【図56】




【図57】




【図58】




【図59】




【図60】




【図61】




【図62】




【図63】




【図64】




【図65】




【図66】




【図67】




【図68】




【図69】




【図70】




【図71】




【図72】




【図73】




【図74】




【図75】




【図76】




【図77】




【図78】




【図79】




【図80】




【図81】




【図82】




【図83】




【図84】




【図85】




【図86】




【図87】




【図88】




【図89】




【図90】




【図91】




【図92】




【図93】




【図94】




【図95】




【図96】




【図97】




【図98】




【図99】




【図100】




【図101】




【図102】




【図103】




【図104】




【図105】




【図106】




【図107】




【図108】




【図109】




【図110】




【図111】




【図112】




【図113】




【図114】




【図115】




【図116】




【図117】




【図118】




【図119】




【図120】




[図121]




. 【図122】




【図123】




【図124】




【図125】



【図126】



【図127】



【書類名】 要約書

【要約】

【課題】 トレンチ横型パワーMOSFET等の半導体装置において、オン抵抗を低減すること。

【解決手段】 トレンチエッチング領域1は、活性領域に形成された第1のトレンチ8と、ゲートポリシリコンを基板表面に引き出すゲート領域に形成された第2のトレンチ9とが交差するメッシュパターンを成す。エッチングされずに残った島状の非トレンチエッチング領域2は、メッシュパターンのトレンチ8,9につながる1以上の第3のトレンチ7により、複数の小領域に分割される。各非トレンチエッチング領域2では、ドレイン領域(またはソース領域)と電極14とを接続するためのコンタクト部13が、当該非トレンチエッチング領域2内の全小領域にまたがるように形成される。

【選択図】 図1

認定・付加情報

特許出願の番号 特願2003-176327

受付番号 50301033254

書類名 特許願

担当官 第五担当上席 0094

作成日 平成15年 6月25日

<認定情報・付加情報>

【特許出願人】

【識別番号】 000005234

【住所又は居所】 神奈川県川崎市川崎区田辺新田1番1号

【氏名又は名称】 富士電機株式会社

【代理人】 申請人

【識別番号】 100104190

【住所又は居所】 東京都千代田区霞が関3丁目2番6号 東京倶楽

部ビルディング酒井昭徳特許事務所

【氏名又は名称】 酒井 昭徳

ページ: 1/E

【書類名】 出願人名義変更届(一般承継)

【整理番号】 03P00207

【提出日】平成15年11月 7日【あて先】特許庁長官 殿

【事件の表示】

【出願番号】 特願2003-176327

【承継人】

【識別番号】 503361248

【氏名又は名称】 富士電機デバイステクノロジー株式会社

【承継人代理人】

【識別番号】 100088339

【弁理士】

【氏名又は名称】 篠部 正治 【電話番号】 03-5435-7241

【提出物件の目録】

【物件名】 権利の承継を証明する書面 1

【援用の表示】 特願2003-325949の出願人名義変更届(一般承継)に

添付した会社分割承継証明書

【物件名】 承継人であることを証明する書面 1

【援用の表示】 特願2002-298068の出願人名義変更届(一般承継)に

添付した登記簿謄本

【包括委任状番号】 0315472

出願人履歴情報

識別番号

[000005234]

1. 変更年月日

1990年 9月 5日

[変更理由]

新規登録

住 所

神奈川県川崎市川崎区田辺新田1番1号

氏 名

富士電機株式会社

2. 変更年月日 [変更理由]

2003年10月 2日

名称変更

住 所

神奈川県川崎市川崎区田辺新田1番1号

氏 名 富士電機ホールディングス株式会社

出証番号 出証特2003-3097404

特願2003-176327

出願人履歴情報

識別番号

[503361248]

1. 変更年月日

2003年10月 2日

[変更理由]

新規登録

住 所 氏 名 東京都品川区大崎一丁目11番2号

富士電機デバイステクノロジー株式会社